去耦電容有效使用方法的要點(diǎn)大致可以分為以下兩種。另外,還有其他幾點(diǎn)需要注意。
01 使用多個(gè)去耦電容
去耦電容的有效使用方法之一是用多個(gè)(而非1個(gè))電容進(jìn)行去耦。使用多個(gè)電容時(shí),使用相同容值的電容時(shí)和交織使用不同容值的電容時(shí),效果是不同的。
使用多個(gè)容值相同的電容時(shí)
右圖是使用1個(gè)22µF的電容時(shí)(藍(lán)色)、增加1個(gè)變?yōu)?個(gè)時(shí)(紅色)、再增加1個(gè)變?yōu)?個(gè)(紫色)時(shí)的頻率特性。如圖所示,當(dāng)增加容值相同的電容后,阻抗在整個(gè)頻率范圍均向低的方向轉(zhuǎn)變,也就是說阻抗越來越低。
這一點(diǎn)可通過思考并聯(lián)連接容值相同的電容時(shí),到諧振點(diǎn)的容性特性、取決于ESR(等效串聯(lián)電阻)的諧振點(diǎn)阻抗、諧振點(diǎn)以后的ESL(等效串聯(lián)電感)影響的感性特性來理解。并聯(lián)的電容容值是相加的,所以3個(gè)電容為66µF,容性區(qū)域的阻抗下降。
諧振點(diǎn)的阻抗是3個(gè)電容的ESR并聯(lián),因此為,假設(shè)這些電容的ESR全部相同,則ESR減少至1/3,阻抗也下降。
諧振點(diǎn)以后的感性區(qū)域的ESL也是并聯(lián),因此為,假設(shè)3個(gè)電容的ESL全部相同,則ESL減少至1/3,阻抗也下降。
由此可知,通過使用多個(gè)相同容值的電容,可在整個(gè)頻率范圍降低阻抗,因此可進(jìn)一步降低噪聲。
使用多個(gè)容值不同的電容時(shí)
這些曲線是在22µF的電容基礎(chǔ)上并聯(lián)增加0.1µF、以及0.01µF的電容后的頻率特性。通過增加容值更小的電容,可降低高頻段的阻抗。相對(duì)于一個(gè)22µF電容的頻率特性來說,0.1µF和0.01µF的特性是合成后的特性(紅色虛線)。
這里必須注意的是,有些頻率點(diǎn)產(chǎn)生反諧振,阻抗反而增高,EMI惡化。反諧振發(fā)生于容性特性和感性特性的交叉點(diǎn)。
所增加電容的電容量,一般需要根據(jù)目標(biāo)降噪頻率進(jìn)行選型。
另外,在這里給出的頻率特性波形圖是理想的波形圖,并未考慮PCB板的布局布線等引起的寄生分量。在實(shí)際的噪聲對(duì)策中,需要考慮寄生分量的影響。
02 降低電容的ESL
去耦電容的有效使用方法的第二個(gè)要點(diǎn)是降低電容的ESL(即等效串聯(lián)電感)。雖說是“降低ESL”,但由于無法改變單個(gè)產(chǎn)品的ESL本身,因此這里是指“即使容值相同,也要使用ESL小的電容”。通過降低ESL,可改善高頻特性,并可更有效地降低高頻噪聲。
即使容值相同也要使用尺寸較小的電容
對(duì)于積層陶瓷電容(MLCC),有時(shí)會(huì)準(zhǔn)備容值相同但尺寸不同的幾個(gè)封裝。ESL取決于引腳部位的結(jié)構(gòu)。尺寸較小的電容基本上引腳部位也較小,通常ESL較小。
右圖是容值相同、大小不同的電容的頻率特性示例。如圖所示,更小的1005尺寸的諧振頻率更高,在之后感性區(qū)域的頻率范圍阻抗較低。這正如在“電容的頻率特性”中所介紹的,電容的諧振頻率是基于以下公式的,從公式中可見,只要容值相同,ESL越低諧振頻率越高。另外,感性區(qū)域的阻抗特性取決于ESL,這一點(diǎn)也曾介紹過。
關(guān)于噪聲對(duì)策,當(dāng)需要降低更高頻段的噪聲時(shí),可以選擇尺寸小的電容。
使用旨在降低ESL的電容
積層陶瓷電容中,有些型號(hào)采用的是旨在降低ESL的形狀和結(jié)構(gòu)。